


103 年公務人員高等考試三級考試試題

類 科：電力工程、電子工程、電信工程

科 目：電子學

一、如圖一所示為一帶隙基準電壓源 (bandgap reference voltage source)。試推導所需的方程式以便證明當 $V_o = 1.283V$ 時 $\frac{\partial V_o}{\partial T} = 0$ 。假設 V_{BE} 溫度係數為 $-2.5mV/^{\circ}C$ ， Q_3 的集極電流為 $100\mu A$ ，元件的飽和電流為 $I_S = 1.2 \times 10^{-13} A$ ，波茲曼常數 $k = 1.38 \times 10^{-23} J/K$ ，電荷為 $q = 1.6 \times 10^{-19} C$ 。



圖一

【擬答】：

此電路之設計要訣在於利用 V_{BE} 的負溫度係數與 V_T 的正溫度係數進行補償而得輸出電壓不受溫度之影響，即 $\frac{\partial V_o}{\partial T} = 0$ ，在 ULSI 的積體電路中，為了保持晶片之穩定度，在參考電源上進行帶隙基準之設計。

$$(-) V_o = V_{BE} + V_T \ln \left[\frac{I_1}{I_2} \right] = V_{BE} + I_2 \times R_2 \text{-----(1)式}$$

$$V_{BE1} - V_{BE3} = \Delta V_{BE} = V_T \ln \left[\frac{I_1}{I_2} \right] = I_2 R_3 \text{-----(2)式}$$

則

$$V_o = V_{BE} + V_T \ln \left[\frac{I_1}{I_2} \right] \times \frac{R_2}{R_3}$$

$$(二) \text{題目已知 } \frac{\partial V_{BE}}{\partial T} = -2.5mV/^{\circ}C ; V_T = \frac{KT}{q} = T \times \frac{1.38 \times 10^{-23}}{1.6 \times 10^{-19}} = T \times 0.08625mV$$

為了 $\frac{\partial V_o}{\partial T} = 0$ ，則

$$0 = -2.5m + (0.08625m) \times \ln \left[\frac{I_1}{I_2} \right] \times \frac{R_2}{R_3} \Rightarrow \ln \left[\frac{I_1}{I_2} \right] \times \frac{R_2}{R_3} = 28.9855$$

代表 $\ln \left[\frac{I_1}{I_2} \right] \times \frac{R_2}{R_3}$ 應設計成 28.9855 才能使電壓不受溫度之影響。

(三)輸出電壓 V_o 為


$$\begin{aligned} V_o &= V_{BE} + V_T \ln \left[\frac{I_1}{I_2} \right] \times \frac{R_2}{R_3} = V_T \times \left[\ln \left(\frac{100\mu}{1.2 \times 10^{-13}} \right) + 28.9855 \right] \\ &= 0.08625m \times (27 + 273.37) \times [20.5409 + 28.9855] = 1.283V \end{aligned}$$

公職王歷屆試題 (103 高普考)

(陳銘老師叮嚀)

1. 在次微米製程設計中，為達 IC 穩定運轉，本題在計算時請做到小數點以下 4 位，如此方可滿足出題老師需求。
2. 帶隙基準電壓源的 CMOS 設計是在微電子領域中極其重要的一環，同學未來要特別研究此一主題才是。

二、如圖二所示為通用型主動濾波器之電路實現。試描述如何設計此主動濾波器及選取其中被動元件值。假設極點頻率 (pole frequency) 為 ω_0 、極點品質因素 (pole quality factor) 為 Q 及此濾波器 V_{hp} 輸出端的高頻增益為 K 。



圖二

【擬答】：

此為雙積分型二階濾波器電路。

由

$$T(s) = \frac{V_{hp}}{V_i} = \frac{Ks^2}{s^2 + s \times \left(\frac{\omega_0}{Q}\right) + \omega_0^2} \Rightarrow V_{hp} = -\frac{1}{Q} \frac{\omega_0}{s} V_{hp} - \frac{\omega_0^2}{s^2} V_{hp} + KV_i \quad (1)$$

根據重疊定理知

$$V_{hp} = -\frac{R_1}{R_f} V_{lp} + V_i \times \frac{R_3}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) + V_{bp} \times \frac{R_2}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) \quad (2)$$

且

$$V_{bp} = V_{hp} \times \left(-\frac{1}{sRC}\right) = V_{hp} \times \left(-\frac{\omega_0}{s}\right) \Rightarrow \omega_0 = \frac{1}{RC} \quad (3)$$

$$V_{lp} = V_{hp} \times \left(-\frac{1}{sRC}\right) \times \left(-\frac{1}{sRC}\right) = V_{hp} \times \frac{\omega_0^2}{s^2} \quad (4)$$

將(3)-(4)式代入(2)式，則

$$V_{hp} = -\frac{R_1}{R_f} \times V_{hp} \times \frac{\omega_0^2}{s^2} + V_i \times \frac{R_3}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) + V_{hp} \times \left(-\frac{\omega_0}{s}\right) \times \frac{R_2}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) \quad (5)$$

將(1)式與(5)式對照

則被動元件之取決如下：

$$\frac{1}{Q} = \frac{R_2}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) = \frac{1 + \frac{R_f}{R_1}}{1 + \frac{R_3}{R_2}} \Rightarrow \frac{R_3}{R_2} = Q \times \left(1 + \frac{R_f}{R_1}\right) - 1$$

$$\omega_0 = \frac{1}{RC}$$


$$K = \frac{R_3}{R_2 + R_3} \times \left(1 + \frac{R_f}{R_1}\right) = \left(1 + \frac{R_f}{R_1}\right) \times \frac{R_2}{R_2 + R_3} \times \frac{R_3}{R_2} = \left(1 + \frac{R_f}{R_1}\right) \times \frac{1}{Q} \times \frac{R_3}{R_2}$$

三種濾波器電路以高通濾波器為基礎，可得下列濾波器型態：

$$V_{bp} = \left(-\frac{\omega_0}{s}\right) \times V_{hp} = \frac{K\omega_0 s}{s^2 + s \times \left(\frac{\omega_0}{Q}\right) + \omega_0^2} V_i$$

$$V_{lp} = \left(\frac{\omega_0^2}{s^2}\right) \times V_{hp} = \frac{K\omega_0^2}{s^2 + s \times \left(\frac{\omega_0}{Q}\right) + \omega_0^2} V_i$$

三、如圖三所示為以電容及電阻做回授頻率補償的兩級式 CMOS 運算放大器，以波得圖說明此種頻率補償如何讓此運算放大器操作由沒有回授頻率補償之不穩定轉為穩定操作？




圖三

【擬答】：

- (一)以電容及電阻做回授頻率補償即為 Miller 補償，將電容放置於大增益的回授路徑，透過 Miller 定理，可得一等效之大電容，在 CMOS 製程中即可不用浪費太大的面積，就可達到穩定之效果。
- (二)在波德圖中，Miller 補償可達到主極點效應與極點分離(pole splitting)之現象，對主極點效應而言， C_c 對高頻主極點產生之貢獻為

$$C_T = C_c \times (1 - A_v)$$

因此得到等效之大電容， f_D 極小，波德圖如下圖所示：




故 GM 與 PM 均會增加，此一電路將因回授頻率補償由不穩定轉為穩定操作。

- (三) Miller 電容所造成的高頻另一極點，將會因 C_c 的增加使得兩個極點產生分離現象，換言之，即 f_D 變小而 f_{p2} 變大，如此頻寬亦會加大。

公職王歷屆試題 (103 高普考)

四、如圖四所示為一運算傳導放大器 (Operational Transconduct Amplifier)，試以電路小訊號參數推導此放大器的：

- (一) 電壓增益。
- (二) 說明負載電容值愈大其相位邊界 (phase margin) 愈大。



圖四

【擬答】：

(一) 根據 $A_v = -g_m \times R_o$ ，需先求 R_o 之值如下：

$$R_o = R_{o2c} // R_{o4c}$$

$$R_{o4c} = r_{o4c} + (1 + g_{m4c} r_{o4c}) \times r_{o4} \approx r_{o4c} \times (1 + g_{m4c} r_{o4})$$

$$R_{o2c} = g_{m2c} r_{o2c} r_{o7}$$

且

$$g_m = \sqrt{2\mu C_{ox} \times \left(\frac{W}{L}\right) \times I_{DQ}}$$

故電壓增益為 $A_v = -g_m \times R_o$

(二) 1. 當負載電容值(外加)愈大時，則由 $f_D = \frac{1}{2\pi RC_L}$ ，將把極點變得極小，因此主極點將移動至此點。

2. 一個小的極點效應所造成的為 -90 度效應，且增益將遽降。

3. 根據定義：


$$PM = \angle A\beta \Big|_{|A\beta|=1(0dB)} + 180^\circ$$

如此相位邊界將會變大。

五、如圖五所示之電路：

(一) 試推導其邏輯函數 F 。

(二) 設計並畫出僅使用 NOR 邏輯閘的電晶體層次 (transistor-level) CMOS 電路來實現此函數。



圖五

【擬答】：


(一) 1. 當 $A=1 \Rightarrow \bar{A}=0 \Rightarrow F=\bar{B}$

2. 當 $A=0 \Rightarrow \bar{A}=1 \Rightarrow F=B$

則

$F = A\bar{B} + \bar{A}B$ ，為 XOR 閘

(二) 設計電路圖如下圖所示：



公
職
王